面向设备的小型化,组成零件的占有内容的最小化以及电线敷设长的缩短重要。为此,为了被3DMID代表使实装、电线敷设版面设计变成立体的技术不仅平面构造而且受到了关注。
武藏工程正不仅平面部而且开发也使精密的涂布在包括高低差别以及壁面在内的立体构造成为可能的技术。
因为灵活运用非接触点胶技术从基板经由芯片侧面所以,能在芯片外表的导通部敷设導電膏体。一边不更换芯片的姿势因为可以3D点胶而所以控制设备投资,一边用低成本实现3D电线敷设。
到IC零部件上边的线涂布

因为彻底使银浆的吐出性配合其用途结构以及条件最佳化所以实现了涂布直径31μm,涂布量5pL。
在从Type5到Type8的sorudapesuto,实现了超过100万打击的连续安定的涂布。
根据这种技术,正实现最小φ64μm的微小的点形成,厚度19μm的薄膜形成。
实际上涂了在最小150μm控制来自芯片端面的浸湿扩大的底部充填(UF)液。
在芯片间隙之间的100µm,平局50µm这个极为窄的条件进行底部充填(UF)涂敷了。

